微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 萌新求助,大家做完一个block一般utilization有多少?

萌新求助,大家做完一个block一般utilization有多少?

时间:10-02 整理:3721RD 点击:

是这样的,本人刚做后端不久,公司扔给我一个模块练手,想让我在原来基础上cut掉10%的面积,之前这个模块做完utilization就有83%了,我cut面积之后做完CTS就有92%了,导致congestion挺严重的,overflow最大有12,route完之后,timing也变得很差,看了report感觉基本救不回来了,所以想重新做个floorplan再尝试一把。我走的是spg flow,DCT出来的网表吃进去大概就有86%的利用率,求助大佬们给点建议,我怎么做floorplan比较好?



block的宽和高度可以微调,我感觉宽点矮点可能会好些,pin只能出在下面,macro的位置可以调整,大家有什么建议?

标题

利用率这个不好给标准,根据数据流来看floorplan,如果摆放合理,std分布均匀,是可以做的比较高的。可以参考之前的floorplan,看下哪些方面可以优化,形状是一方面,blockage是否可以缩一些呢,这些都是改善的方向

嗯,谢谢您的回答,对于blockage加法,有些疑问:
1、macro是不是只在出pin的方向加blockage就行了?
2、需要再每个power switch周围都加blockage吗?

92%基本没戏了。个人觉得85左右差不多,再往上就很艰难了

下方出pin所以你的congestion是垂直方向的比较严重,所以可以上下压面积,左右空间应该不大了,右下角的那一坨Macro有点过于集中,你floorplan其他为空间很大,那块正好是出pin的位置,所以可以适当把出pin的位置留宽一点,把那些Macro堆高,可以试试看,有些IP的utlization确实可以做的很高的,还是根据设计来看吧

我从前端拿到DCG吐出来的网表就已经86%了,很头疼,我们走的是SPG flow,后来我又做了一版,比之前这个降了3%左右,但是做完cts还是有89.7%左右,感觉又GG了。route之前timing一直都还好,就怕绕线绕不通然后timing变得很差。

恩 我想法和你差不多,这周又做了一版floorplan,现在做完CTS,但是效果并没有那么好,congestion问题还是很严重,利用率降了3%,现在不到90%,很纠结 我一会上传个新的floorplan,你帮忙看下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top