微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > LVS网表问题

LVS网表问题

时间:10-02 整理:3721RD 点击:
请问什么是spice网表,它与Verilog网表有什么区别呀?

spice里看到的是mos管级别的。verilog还是dff,mux,and, xor级别的。
verilog网表可以由nettran或者v2lvs转成spice网表。



请问这些问题怎么解决呀?

提个建议:你要把具体的report贴出来方便大侠debug,另外你的layout cell name好奇怪。

先修改port 问题,port数必须一致然后修改instance问题
最后修改 net 问题
DebugLVS 顺序大概就是这样,具体怎么修改看LVS report,根据report中的error 修改



回复 5# s421490542
请问大神,这个该怎么修改?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top