微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如果一个信号定义成时钟(create_clock)了,然后又作为数据会怎么样?

如果一个信号定义成时钟(create_clock)了,然后又作为数据会怎么样?

时间:10-02 整理:3721RD 点击:
如果一个信号定义成时钟(create_clock)了,然后又作为数据会怎么样?可以这样做吗?

PThas its own grammar! It will be error.

Thank you for the response

当然可以了

但是实际上有这么用的,
把一个input port (create_clock)定义成时钟,又作为数据用的。

需要做什么特殊处理吗?

信号后面用两个buffer一分为二成两个分支,其中一个buffer分支输出点定义为时钟,另一路buffer输出当作数据

谢谢你的答复!但是如果不这么处理,会出问题吗

这要看你的设计目的!若是仅作普通数据使用,无其他要求,没有啥需要特殊处理的!

这样的设计不怎么常见,一般是避免这样子的吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top