关于65nm DFM(Design for manufacturability)问题请教各位大虾~~

请问发新帖还要审核吗?

65 DFM没啥东西啊， 就是double via + dummy metal + dummy OD/PO ，
spread wire，
还有些dfm的检查，在lvs,drc runset里面， 都没开过， run起来快点，

和intel的 22 DFM的要求比起来 神马都是浮云。 28也浮

22 你都做过啊，牛， 45nm的 DFM 事情多些，有dummy via， OSE/PSE effect， poly orientation uniqueness，
28 和40像

可以很肯定的告诉你们的是除非你们有幸能用到Intel 或者 GlobalFoundary的 SOI工艺，否则大家都没有机会做22nm的了，TSMC不出22，直接到20nm
至于DFM的话，你兴趣可以好好研究下OCP LCCCMP。
现在40nm的都很成熟了， DFM的问题foundary已经帮你们考虑了。

这样的，根本没空研究dfm，tapeout事情太多，
对了，SOI工艺有啥区别么， 做后端有啥注意事项

我也想学习。

发现自己都没研究过呢?

咩哈哈哈哈~ 没研究过就对了 版图工程师就是干活 别的别管

受教啦 经常看见大神