微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > fm里面的svf是什么意思?

fm里面的svf是什么意思?

时间:10-02 整理:3721RD 点击:
初学formality,碰到svf,不知其意,望高人指点

svf文件是记录综合工具对设计进行了哪些优化,fm工具读进这些变化才能不对RTL到网表。不然是RTL到netlist是很难比对成功的。

受教了,呵呵,英文全称叫什么?

2# hitten
受教了,我也了解到一些,全称是setup verification file

原来是这样的哦!SVF是RTL到netlist做fm的一个协助。
那网表间fm就不会存在这个文件了吗?

5# fu2006
是的,netlist 和netlist的比对,不需要的

学习了,谢谢

学习。

有多了解了fm的相关概念,谢谢小编和2#的达人

终于搞清楚了


确定是setup verfication file?
感觉应该是synopsys verification file吧?

受教了,谢!

赞同是synopsys verification file的说法。使用Candence的LEC做形式验证,就无法加载这个文件的。

不好意思,更正说法:SVF的全称应该是“Setup Verification for Formality”

soga!

学习了!

受教了,谢谢

很赞的回答

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top