微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICG clock_gate问题

ICG clock_gate问题

时间:10-02 整理:3721RD 点击:
菜鸟问一下:ICG在网表中是单个cell吗?
时序路径中有clock gate,并且set_up和hold的clock gate还有些不一样,这是什么原因呢?
有没有这种情况:本身网表没有设计到clock gate,但encounter在时序分析时产生了clock gate呢?

ICG是库里面专门用于clock gating的cell,而不是像简单的与门/或门。一般来说encounter不会自动插入clock gating cell的。

新的ccopt有自动加ICG的功能,不过还要等些日子

thank for sharing

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top