微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于《集成电路静态时序分析与建模》中的问题

关于《集成电路静态时序分析与建模》中的问题

时间:10-02 整理:3721RD 点击:

在阅读这本书第五章5.5小节时序路径分析模式中遇到了一些问题



在这里,计算hold time slack时,用要求延时值-到达延时值,但是我记得计算hold time slack不应该用到达延时值减去要求延时值吗?即用发射时钟路径延迟+数据路径延时-捕获时钟路径延迟 >=保持时间。
并且在后面将OCV的时候,这里文字写的是要求时间-到达时间,但实际用的也是到达时间-要求时间。如下图



所以这里是有错误还是我之前理解的有偏差啊?忘各位大神解答一下

为什么上传不了图片啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top