encounter自动布局布线后DRC报错
还有些地方的metal space小于rule的要求，但是在encounter中查DRC没有报错，为什么啊?encounter里的port如何导出到icfb中可以供lvs时使用?新手跑apr，烦请大家多多指教,谢谢！
自己顶一下：
请教各位大侠，encounter自动布局布线后DRC报错，打一个孔的地方报错金属面积不够（如4层metal，从metal1接到metal4时，metal2、metal3就只有一个孔的面积），要怎么处理?如果在icfb中一个个修改DRC太不现实了吧。还请大家多多赐教。
encounter绕线的rule来源于tech lef
找foundary 或者 库的提供方要对应工艺的最新的tech lef试试
谢谢！好像没有看到tech lef文件中哪里有限制metal area的啊?能否给个样版看看呢?
LAYER M2
xxx
AREA 0.027 ;
xxx
VIA VIA12_1cut_V DEFAULT
RESISTANCE 6.7000000000 ;
LAYER M1 ;
RECT -0.035 -0.065 0.035 0.065 ;(M1 RECT 面积定义)
LAYER VIA1 ;
RECT -0.035 -0.035 0.035 0.035 ;
LAYER M2 ;
RECT -0.035 -0.065 0.035 0.065 ;(M2 RECT 面积定义)
END VIA12_1cut_V
谢谢你的热心解答！你是说出了要加AREA0.027这个语句，还要在VIA那里也要把metal的面积改大，满足metal面积要求?
谢谢你的热心解答！你是说除了要加
AREA0.027这个语句，
还要在VIA那里也要把metal的面积改大，满足metal面积要求?
还有用AREA0.027 修改lef后load不进去，会报错 用MINENCLOSEDAREA0.027好像lef可以load进去，但不改via那地方，就不会改变，还是报metal 面积不够
tech lef一般是foundary或者单元库提供方提供。
自己改的话参考manual 文档 doc/lefdefref/lefdefref.pdf （安装目录都有）
好的，谢谢！目前把lef和standcell lib里的via等都改了，貌似已经没有metal area的问题了