微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 有关门控单元的formality问题

有关门控单元的formality问题

时间:10-02 整理:3721RD 点击:
综合了一个小模块,加入了门控单元,也就是icg单元,用C和S两家的形式验证工具分别做了逻辑等价检查,二者都报出了门控单元是unmap点,这个倒是可以理解,但是做compare时,LEC工具没有报错,所有dff都是equivalent, 但是formality工具把所有的dff都列为non-equivalent了
svf也已经读入了,不知该怎么处理这个问题好?是不是有什么设置没打开?公司之前都是用C公司的lec,现在改为S的formality了。

找到设置了,set verification_clock_gate_hold_mode any就可以了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top