为什么DC综合后仍然需要用PrimeTime做一遍STA,新手求教

DC是综合工具。PT是timing sign off工具 。侧重点不一样

据说是因为综合和STA工具用的是不同的engine，从STA signoff的角度再次验证综合过程不出错，就跟综合后为什么还要做Formality check一样，如果很确信DC过程不出错，FV也是没必要的了。
如果我说错了，希望指正~

DC综合后没必要用PrimeTime做一遍STA。
对于3楼的所说的“再次验证综合过程不出错”，如果“综合有错”那synopsys的DC就买不出去了。如果要真的有错，那也是rtl代码写得不规范或sdc不对等自个的原因。

我不同意说如果综合有问题就一定是RTL写的不对，现在综合工具确实很成熟很强大，但不等于没有任何瑕疵，有些极端的设计综合工具处理不了也很正常，所以他们有那么多的FAE收集各种design来分析，工具也在不断的升级新版本。因为有些客户的设计就是很奇怪的。
还有至少跑PT是多一个保障。还是尽量需要做的。

首先你要知道，你跑pt是要验证什么?function?timing?你多跑个pt是要保障什么?
你再怎么极端的设计也要符合rtl代码的规范。不可能出现的情况就要在sdc中规避。
为什么要符合规范，就是避免dc在综合时，综合出一个错误的。

再说你dc综合出来的netlist，你自己想想，同样的netlist在dc中报和在pt中报，报出来的不都还是一样的path（timing delay值会不一样）。

小编说的跑下STA，应该是用pt来检测pretiming和 unconstrained point，no clock register等sdc的问题。这样的话就确实跑下STA要更好，问题早发现早解决。
被3楼带笼子了。sorry。

反正做一下就好了，又不费多少事，还来个安心！

学习一下

就是为了在关键地方再次确定吗

dc看看就好了，如果为了double check，后端接口等，可以用pt再run一次
但是dc的timing 90%的情况已经定了，

DC的时候，通过SDC定义了很多约束，留下了很多Margin为后端，DC综合的网表是理想的状态。
后端会进行Place和Route并进行CTS，这才接近于真实的电路，后端会通过QRC吐出SPEF，SPEF在转成sdf，供PT分析，此时PT分析的已经不是综合之后的网表，PT分析的是经过PR之后且CTS之后的网表。目的就是看在经过后端处理之后时序是否还signoff。
前端DC综合的时候，
本身也会进行timing分析，有些路径时序不收敛，DC也会报出来，如果确认这是一条真的路径，这样你就要改RTL了。DC自己都报时序不收敛，后面也都没有做的必要了。

pt的时序好像跟准确

这个才说的点子上了，想问一下：1.dc综合时分析时序还是调用的pt吗?还是dc自己能够完成时序的分析，只是很简单！2.你说p&r后参数提取后得到edif文件，edif文件要转sdf文件是怎么转的?
3.看到有人说后仿真要将提取的寄生参数文件给pt，pt经过分析得到sdf，然后反标到门级网标用vcs做后仿真！你怎么看?

有用！

概念流程不清楚

学习了

紫薯布丁

紫薯紫薯紫薯