微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 0.25um下需要set_timing_derate吗?

0.25um下需要set_timing_derate吗?

时间:10-02 整理:3721RD 点击:
如题,用的 T 0.25u的process ,foundry 提供了PDF说明是derate 为fast 1.19typical 1slow 0.87
并且提供了ff_lib ,typical_lib ,ss_lib,那问下,这个 set_timing_derate如何设置? 是在每个corner下都要设置吗?
PS: ICC 2012版UG上有一段话说: 如果没有max_lib ,slow_lib 的情况下,可以使用set_timing_derate进行模拟ff,ss的情况(如果我没翻译错的话)。 那请问,我手里有max_lib ,ss_lib ,是不是就不需要设置了derate 了?

我觉得应该考虑你的设计规模和指标。如果规模小,直接用max_min就没有问题,不需要 timing derate .

嗯,谢谢你的回复。
晚上研究了一下,icc 2013 sg上 有一部分解释,好像对每种single operating condition 都做了derate , 相当于在原来极端corner下又加剧了悲观设置,也许是更加安全的考虑吧。 0.25的用bc_wc就是最适合的,无须设置derae(应该是工艺比较成熟的,个人认为)。

这个节点应该不需要

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top