微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 时钟树综合(CTS)

时钟树综合(CTS)

时间:10-02 整理:3721RD 点击:
由于最近才刚进入后端,所以只是跟了一个项目跑了一下流程,在跑的过程中,老是在时钟树综合这一阶段过不去,保持时间(hold)违例的路径总是有三千多条,虽然在前面把core的面积弄得很大了,但是到后面时钟树优化的时候,一些面积还没用到已经不能再优化setup跟hold的违例了,由于是个初学者,所以之前一直尝试着增加面积、根据先前跑过的违例时钟树更改引脚位置的摆放、设定布局时标准单元的最大布局密度以及在标准单元布局前先布一些blockplacement,但是不管怎么尝试,结果还是一样,setup和hold的违例路径总是不能得到全部的优化。由于实在是不知道怎么去解决这一问题了,所以求求各位大神帮帮忙,指点一下。(对了,补充一下,由于本人是新手,所以现在只是使用软件encounter的图形界面进行操作,不懂使用指令命令解决问题,如果有相关的书籍希望推荐推荐,在这里谢谢了)

问题大了,

问题真的大了~
虽然说后端是使用工具,应该没有谁能在论坛里一两句话能说清楚你这么大的问题~
在论坛里搜,好像很多,还有视频教程~

CTS优化hold么

会看timing report么? 时钟约束理解么,
不是slack要修到0 才叫 setup,hold clean的
如果是false path,那修一年也修不掉的,
看看具体的timing report吧,
还有:新手就更要看edi user guide了,学习能力需要自己培养的
公司只是提供个环境而已

看一下clock tree report吧,是不是合理~

对于新手我来讲确实挺大的

恩,好的,表示已崩溃

是的,总的路径是4449条,然后一般通过同时选择优化setup和hold两三次后,hold的违规路径还会剩两千多条,然后后面再怎么点这些优化选项也没有什么效果了,然后就不知道怎么搞了

恩,好的,谢谢小编,false path的概念我倒是了解一点,只不过我怎么知道是不是那些违例路径是false path?是不是像你说的从timing report里面看?



确实挺大的,还在门外摸索的新手我表示已泪崩

贴个timing report给大家看看,你表示很难的,

好吧,图我截不了的

得先看clock tree 长啥样先呀,乱调没有针对性。没法说

先学学看timingReport吧,要学的东西太多了

有violation不一定要修啊,要看violation有多大,CTS之后有优化么?

恩,好的,这些天一直都很忙,都没来论坛逛了,感觉东西太多,都想学,所以也就感觉很乱。现在跟着师傅一步一步学

有,由于我是刚刚接触后端,所以可能描述不到位吧,也截不了图分享出来,在这里谢谢各位大神了

kankan

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top