UMC 153nm shrink process

这里是180nm shrink 85%后得到153nm的。

没啥注意的吧，按照0.18画，fab生产的时候自己shrink的，
看看文档吧

我看文档，说是Analog部分不建议shrink，需要先放大118%，这样的话是不是整个Chip都要放大118%，只有需要shrink的部分（比如PR部分）不放大吧?

对，analog部分sizeup 118% ， 数字部分不动，

其实也无所谓， 90% shrink对analog部分有多大影响呢，不大的，

由于是修改版图，很多线都是边贴边画的，放大后很多贴边的线会断开，lvs过不了，这种问题应该怎样解决?
还有就是放大后Contact、Via都会变大，还有一些Layer（比如NPLUS）会出现误差，这样DRC也过不了啊。

直接看看doc吧，不同fab shrink rule/flow
还确实有差别，

谢谢你！

好问题，点赞

对你们所说的表示，看不懂啊

好问题，给你顶一下，

谢谢分享，谢谢

好问题，点赞