微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > GSMC 0.13 && UMC 0.11的工艺面积比较,各位大虾多帮忙!

GSMC 0.13 && UMC 0.11的工艺面积比较,各位大虾多帮忙!

时间:10-02 整理:3721RD 点击:
本人都还没做过这两种工艺,提出些许笨拙的问题,望各位大虾别见笑,多帮忙!
1、UMC的智原的数字0.13与0.11um的gate length都是0.12um,都是8 tracks/3.2um;那么0.11um与0.13um比较来说,数字部分会省面积么?又或者说模拟部分会省面积么?
2、GSMC_Verisilicon_0.13um Low Power_9T的Gate Density为200k gates/mm^2;
GSMC_ARM Metro-SC_0.13um Low Power_7T的Gate Density为276k gates/mm^2;
照以上两组数据,能大概估算面积上会差多少么?当然假设速度上两种工艺都满足。
UMC 0.11um的8T的Gate Density为300k gates/mm^2; 这个面积上又该如何比较?
3、能否从Gate Density的数量上比对就能大概估算出面积差异么?
以上都只是从简介中看到的数据,提出的疑问,还请大家多发言,多聊聊经验。
4、GSMC 0.13 eflash与UMC 0.11 eflash的面积比为1.9:3; 又为何差异如此大?GSMC的反而比较小。
听到的数据,应该没错。

.13/.11 就是shrink 0.9的关系,差别不大

多谢小编,那不同工艺提供的gate density差别那么多,怎么做参考呢?在评估面积的时候。

请问你用了GSMC 0.13um吗?GSMC_ARM Metro-SC_0.13um Low Power_7T 能否提供?

你可以分享吗?

从density上就可以估算数字面积差异了,一般来说贵的有时候会收费。一次性投入还是划算的,换工艺一般省的就是数字和IP面积,模拟部分基本不会省多少的。

你可以分享吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top