微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Formality在match过程中报time limit

Formality在match过程中报time limit

时间:10-02 整理:3721RD 点击:

一下内容均为运行match命令后打印的log:

Reference design is r:/WORK/kanas_top_v2

Implementation design isr:/WORK/kanas_top_v2

status: Checking designs...

Time limit reached: Stopping current operation

Interrupt/timeout processed by ‘fv_api_design_analyze(1)’ oncrossing 72589167.

Status: Buliding verification models...

Status: Matching...

0

背景:启动fm_shell后,在setup、match、verify阶段,来回切换进行反复验证,一个fm_shell大概连续启动有三四天左右的时间吧,重启shell后就没有了,程序启动后时间有限制还是其他的原因?

设计太大,formality跑三四天还比对不出结果,工具直接罢工不干了,哈哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top