数字后端中LVS一般会出哪些情况

short open label.

我遇到的基本就是衬底没有接到VDD VSS上，大小写敏感一类的问题。
都是verilog转spice的时候的问题。还没遇见过其他大的问题。

用encounter做的floorplan经常遇到端口和电地重叠的lvs错误
综合其他的错误还木有遇到过。不过我做定制做的很多，经常遇到做定制的lvs错误。

1、一些在verify_lvs中就应该发现的shortopen，如果你没有在icc中解决掉，LVS是保证过不了的。
2、衬底的连接，这个是新手在LVS中遇到的最常见的问题。
3、lvs网表输出中，forceoutput列表的选择，通常是filler中具有器件的filler必须输出
4、因merge或者hcell 列表导致的问题
5、打标的 问题

fram view的问题，擦擦擦~已经遇到两次了~

归纳得很不错