在做floorplan时，channel中用加tap cell 吗？

是tsmc的库吗?如果是是要加的，而且必须加，否则drc还是lvs过不了。哪怕channel中没有逻辑器件，只有decap

需要放置std cell的地方都需要加tap cell

是smic的库，
1.为什么lvs过不了?不太懂，可以解释下吗?
2.为什么就算有decap cell，decap cell也需要tap cell吗?但是endcap cell可以不加吧?

受教了，请问，endcap在channel需要加吗?

tapless工艺，放std cell的区域都要加tap cell进行偏置，不加的话drc会过不了，lvs一般也会检查floating well。

还有一个疑问,MEM之间为了优化tran或者timing留的channel，在这个channel中用加endcap吗?为什么?

顶一下,不懂啊

跟工艺相关，有些工艺要求row两端必须加，不加会有poly相关drc，你说的channel是row的话就要加.

是竖直方向,两列macro之间形成的channal，留这个channal是为了以后解timing，但是发现贴着这两列macro加了两列endcap，不知道是不是这里没必要加?应该加吗?