微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 大家来讨论,就是uncertainty在整个PR过程中到底应该怎么改

大家来讨论,就是uncertainty在整个PR过程中到底应该怎么改

时间:10-02 整理:3721RD 点击:
uncertainty在整个PR过程中到底应该怎么改?假设T是1ns,工艺是55 或者40的,主要是在CTS之后要把setup的uncertainty改小?hold的改成0?

pre cts:
setup: clock uncertainty = jitter + skew + margin
hold: clock uncertainty = skew + margin
post cts:
setup: clock uncertainty = jitter + margin
hold: clock uncertainty = margin

很高兴收到您的回复,我的疑惑是不知道在PR过程中应该怎样对待这个uncertainty,是不是要一直减小?到route_opt后,仅仅留fab要求的margin就行?

其实不管你怎么设,只要最终按照top的signoff guide上的要求来在STA check中设置margin,timing pass就可以。

嗯呢,学习了

仅仅留fab要求的margin就行?这个怎么跟工艺厂要呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top