微波EDA网,见证研发工程师的成长! 2025濠德板€楁慨鐑藉磿閹达箑绠柨鐕傛嫹04闂傚倷绀侀幖顐︽偋閻愬搫绠柨鐕傛嫹04闂傚倷绀侀幖顐﹀窗濞戙垹绠柨鐕傛嫹 闂傚倷绀侀幖顐も偓姘煎櫍瀹曚即骞囬濠呪偓鍧楁煥閻曞倹瀚�婵犵數鍋涢悺銊у垝閿濆绠柨鐕傛嫹
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock uncertainty设置越大,时钟可以更快还是更慢?

clock uncertainty设置越大,时钟可以更快还是更慢?

时间:10-02 整理:3721RD 点击:
clock uncertainty在综合的时候一般怎么设置?这个设置的越大,时钟可以跑得更快还是更慢?怎么分析?

闂傚倷绀侀幉鈥愁潖缂佹ɑ鍙忛柟顖g亹瑜版帒鐐婇柕濞р偓閺嬫牠姊虹捄銊ユ珢闁瑰嚖鎷�...


tl是时钟到launch dff的时间,tz是时钟到capture dff的时间,tf是时钟沿到q的延时,tc是组合逻辑的延时
如果把uncertainty设置更大(如果tl 比tz大),那period是不是无法满足,也就是综合不出需要的时钟?是这样理解吗
灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top