微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > clock uncertainty设置越大,时钟可以更快还是更慢?

clock uncertainty设置越大,时钟可以更快还是更慢?

时间:10-02 整理:3721RD 点击:
clock uncertainty在综合的时候一般怎么设置?这个设置的越大,时钟可以跑得更快还是更慢?怎么分析?


tl是时钟到launch dff的时间,tz是时钟到capture dff的时间,tf是时钟沿到q的延时,tc是组合逻辑的延时
如果把uncertainty设置更大(如果tl 比tz大),那period是不是无法满足,也就是综合不出需要的时钟?是这样理解吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top