微波EDA网,见证研发工程师的成长! 2025婵°倗濮烽崕鎴﹀箯閿燂拷04闂備礁鎼悧鐐哄箯閿燂拷02闂備礁鎼崰娑㈠箯閿燂拷 闂備礁鎼€氼噣宕伴幇顒婅€块柨鐕傛嫹濠电偞鍨堕幖顐﹀箯閿燂拷
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > timing问题

timing问题

时间:10-02 整理:3721RD 点击:
为什么加buff或者inventor可以减小timing?

有一种情况是net比较长,delay就比较大,前级的load与后级的tran就比较大,通过插入buf ,可以减小tran & load进而减小整体的delay。

灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top