微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT分析时如何设置clock uncertainty

PT分析时如何设置clock uncertainty

时间:10-02 整理:3721RD 点击:
我的观点是这个时候之需要考虑输入时钟的jitter就可以了,不用再额外设置余量了。大家PT分析的时候是如何操作的?

根据signoff 里面的要求,比如setup要求100 ps,hold 50 ps, 那uncertainty就按照这个来。

是的,后来看到了工艺的signoff的标准,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top