微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > timing sanity check是检查什么的啊?

timing sanity check是检查什么的啊?

时间:10-02 整理:3721RD 点击:
timing sanity check不太清楚是检查啥的。
是不是检查综合后的网表,忽略寄生电容时有没有时序违反,主要检查fanout吗?
求指点!

自己顶一下

读取scandef
sanity check :检查scan def是否正确

错。
sanity check是设成zero线负载模型后的timing check。
其逻辑是:至少不考虑连线延迟的情况下timing/sdc不应该有violation。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top