关于setup和hold的问题？

先解决hold违例，setup后面可以用提高电压来满足。
而且你是wc情况下，所以实际不可能这么差。

来看看，学习下

先hold，它与f没有关系，setup还可以通过降频

学习了 ，谢谢

来学习一下

hold不满足的话，片子出来就没治了，测都没法测…

不是很明白，setup的违例在后端是修复不了的，如果不先解决的话怎么能行呢?而hold的违例我却可以放着先不管，等到做后端时插入buffer来解决。那前面的人怎么都说要先解决hold的违例呢

回LS的，LZ说了，前提：将要进行tape out时…
你明白了吗?

前端综合和后端布局布线都可以修setup和hold
但是前端主要关心setup，可以将hold留给后端
后端就不能不修hold，因为hold会直接造成芯片不工作。

为什么要把setup、hold的违例留到tape out时呢?在做后端的时候不能都把它给修复了吗?如果是tape out时才去解决的话，那只能在测试的时候去修补，这些要怎么才能修补呢?

我怎么说得更明白一点儿呢?LZ的意思我想是，就要tape out了，比如说赶MPW。搭不上这班车，就得要等两个月，这个咱这个屁大的公司常有的事情。
至于为什么把前段的setup的问题留到后面来解决，问LZ。也或者之前没有发现，可能前端工程师约束过松了，或者设计指标变了，时间预算紧张了，bolabola…都可能！
后端只能解决hold的问题，而且hold必须解决！
我说明白了吗?

少说了一句，setup 测试的时候怎么处理?降频呗！
很常见！

没有修不了的hold,有多条路径到达一个hold违背pin点,有些工具好象修复不料,因为工具找从多条不到真正违反的hold的路径插入buffer或delay,插入点不对会影响其他路径的setup违反,所以工具就无力,这时需要人去分析
,找出正确的点插入buffer 和delay去修复.至于setup违反,如果太大的建议修改代码,如国不是很大,10%cycly以下可以后端想想办法,如调整组合逻辑单元的位置来删除多余buffer,减少net的长度,也可以useful skew在时钟树上打注意.

楼上说的对，不过再需要说明，
Hold影响的是数据传输的正确性，如果不能满足的话，你的design工作的状态就不是你所想要的状态了，也就是说没有达到设计目的，但并不是不工作哈
Setup影响的工作频率，这个不在多说
一个设计中，容许有一点点setup violations，但是绝对不容许hold violations

啊啊啊啊啊啊啊啊啊啊啊啊

学习学习！

学习了

学习。

学习啦~

我觉得在place的时候就已经将setup先解决了，为什么会在后面又出现呢?感觉一般后面出现违例也只是hold吧

对LZ的设计流程表示怀疑

你想说的是blahblah 吧 呵呵～

嗯，大概是这么想的，跟我们老板学的。
反正他们鬼子够常常会说，”波拉，波拉“，我也不晓得该怎么拼…

兄弟，你的签名照太大了，每次移到你的帖子的时候网页总要卡一卡

同意楼上的说法

这个真的受教 谢谢！

hold是致命的

这要看你signoff到底是啥标准。如果setup必须修，那就先修setup。如果setup可以放...就没啥可说的了，交给工具或者脚本，自己洗洗睡了。

受教了，明白了一些