微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > virtuoso 6.1.5版本,画layout时候的一个问题

virtuoso 6.1.5版本,画layout时候的一个问题

时间:10-02 整理:3721RD 点击:

在用该版本的virtuoso画图的时候,假如我想画一个pickup(假设是NWell 接高电平的tap),我当然是先放上AA_M1了,然后我又放上了M2_M1,在放上M2_M1之后,AA_M1和M2_M1就自动连在一块了,这很不方便,有没有办法不让它们自动连起来,假如我想修改M2_M1就非常不方便,因为选不到他。

应该是我不小心碰到哪个快捷键了,重新试了一次就可以了,有知道是什么原因的吗

还有path线,会显示成一条细细的线,怎么让path线显示成具有实际宽度的线呢

按F3 看下选项

F3里面的选项都试过了,还是不行,我再看看他所有的快捷键

回答path显示的问题按e出来DISPLAY OPTIONS,左面Display Controls,找到Path Display,把选项改成Borders and Centerlines即可

不改设置也能将连在一起的各层孔单独选中,只需右击,出来的菜单中有一项(De)Select Under Cursor,后面就可以勾选你需要修改的东西

非常感谢啊 ,一下子解决了我两个问题,

还想问个问题,我在画layout的时候,比如我想拉伸一个metal1,但是在拉伸到另一个metal1的时候他就自动出现一个带箭头的minSpacing的提示,然后就拉伸不动了,这是怎么回事呢,这个很是让人无语。

找到了,options-->DRD Edit...-->DRD mode,不要选中

http://bbs.eetop.cn/thread-319075-1-1.html

非常感谢,正好碰到这个问题了

小编,我想请教你一个问题。就是在画layout时,怎么让mos管只显示源漏极那一层?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top