微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 加入scan chain并且用到DW时formality的问题

加入scan chain并且用到DW时formality的问题

时间:10-02 整理:3721RD 点击:
请问:在用formality验证.v和netlist时,总是failed,在综合时加入了scan chain,并且用到design ware,这样在验证时用做什么特殊的操作么?比如定义black box等,求教求教,新手新手,谢谢大家!

有人解释一下么?谢谢谢谢!

有人解释一下么?谢谢谢谢!

需要把scan mode关掉

谢谢

Thank you

set dont verify

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top