用formality进行验证时，如何避免floating pin的存在而导致形式验证通不过

在verification时，
----------------------------------------------------------------------------------------
Matched Compare PointsBBPinLoopBBNetCutPortDFFLATTOTAL
----------------------------------------------------------------------------------------
Passing (equivalent)0000311682107132
Failing (not equivalent)00004206
****************************************************************************************
Info:Formality Guide Files (SVF) can improve verification success by automating setup.
0
会有4个port，查看4个port是design里面的悬空pin，并且对比的reference design 和implementation design里面都有这四个ports，在formality里面有什么语句可以设置能够控制避免这种verification fail的现象?

顶一下，求解！

try
set verification_set_undriven_signals0

可以了，多谢多谢！

see see

继续学习

谢谢