微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > timing borrow和useful skew的关系?

timing borrow和useful skew的关系?

时间:10-02 整理:3721RD 点击:
同上,最近遇到timing borrow 问题感觉和useful skew很像

怎么就很像了?
timing borrow不是就出现在锁存器上么,useful skew是插buffer实现的。

利用useful skew的方法不是也能实现timing borrow吗?

timing borrow不需要额外的硬件哇。

只是感觉像而已,完全两个概念。不要误导。

timing borrow是latch相关
useful skew可以包含latch,或者flop也行
2个概念

timing borrow其实是放松检查条件。 useful skew可就是真正改变电路了

usefulskew这个懂,可是timing borrow不太懂,可以帮忙解释下吗?谢谢

放松检查条件是什么意思,想不通诶

latch由于是电平触发,所以可以借半个周期给前面的寄存器,但是后面的就相应变少了,所以叫timing borrow,跟useful skew不同的是不用插buffer。这是我的理解,有错的地方请各位指正!

latch是电平触发的,flop 是边沿触发。 所以latch的数据只要在前半个周期通过就可以了 。所以上一级可以在下一级打开的时间段内继续算,只要在下一级关闭以前算出来就可以了。

顶一个

现在实际中发现有可能导致后面一级出现时序违例,原因就是被借走了时间。这个borrow可以约束的么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top