design plan 的疑问

请教下大家，chip level 时候做design plan，其中的power plan需要做吗?也就是pns。clock plan不做，影响大吗?如果有很多macro ，plan group 里的macro是不是要自己先用飞线看看，摆的差不多，至于里面的block ring和chip的ring做不做都可以吧，主要考虑chip的strap要打好把，好用来切到plan group 里面，保持strap 的稳定。谢谢大家~

向ICC的AE请教一下

额，这样啊，谢谢了，不过现在没法问啊，只能请论坛的兄弟解惑了。