微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在ICC中,place 阶段如何对某一个path_group加大优化力度

在ICC中,place 阶段如何对某一个path_group加大优化力度

时间:10-02 整理:3721RD 点击:
我place阶段的timing相比于initial阶段的timing恶化了很多,congestion没问题,floorplan没问题。那么如何在place阶段对某一个path group加大优化力度,谁能解释一下bound 和 group在place阶段时序解决中的作用。

用-weight

[b]回复 能说明一下,具体到加weight的命令该怎么设吗?

定义group_path时后面加上-weight xx,critical的group就把xx设定大些,就会加大力度了

[b]回复 请问,我现在的clock gating 这一pathgroup的时序比较近,怎么着创建这个path group 并对这个组加权重呢?

PrimeTime also creates the following path groups implicitly:
•**clock_gating_default**: paths that end on combinational elements used for clock gating
•**async_default**: paths that end on asynchronous preset/clear inputs of flip-flops
•**default**: constrained paths that do not fall into any of the other implicit categories. For example, a path that ends on an output port
•none: unconstrained paths

所以 你group_path -name**clock_gating_default**-weight 100 应该就行

用group_path -weight即可,针对critical timing groups,
bound对timing优化帮助有限,实际上如果logic level太长, group path也没用
只有useful skew了,

恩,那请问一下,path_group加大优化力度是从那些方面入手来解决那些critical的path,我想到的是size up,relocation,reconstruction。请问工具还会对这些标记了weight 的path group做那些动作呢?
对于那些critical的path ,我在place阶段还能做那些动作呢?
对于那些在place阶段无法进行优化的path, 我们只能在cts的时候对驱动这些path的clock path做一些动作了,就想小编说的useful skew,但是我又如何告知工具对那些clock sink断的时钟做useful skew呢。我是不是需要抓取我在place阶段那些VP路径的starting point和end point的register,抓取这些path的slack作为时钟的latency的调整值。不知道这种方法是否可行。
如果可以的话,能不能提示一下我需要关注那些命令呢?谢谢小编大大了!

请教下,path group一般要怎么设呢?

一直困扰我的问题



group_pathpathname%%% [get_nets ]¥%%%weight %%%

话说也就是man一下命令的事情啊。

设置weight值并非越大越好,比如你设置了4组,reg2reg,in2reg,reg2out,XXX,第四个是你自己加的分组,前三组weight值是1000,第四组也是1000,那相当于没设,前三组分别是5,第四组是50,就是第四组是前三组优化力度的10倍,或者理解为数倍

自己man一下 不就行了 然后试试

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top