在用calibre做LVS遇到的问题

用的是ＳＭＩＣ１３０的工艺，我用Calibre 做LVS的时候，假如把PRIMARY设置成 PO8R（一个输出IO PAD），那么会显示PO8R 是correct的，但是如果我设置成top，就会显示 PO8R是incorrect的，这可能是什么原因呢?

PRIMARY是写你要验证的cell吧,你验证哪个cell就写哪个

有些管子混淆了，比如pad和 top里面的管子有重名的，

如果是您说的混淆的情况的话，该怎么处理呢

小编，您好！我又仔细地看了一下，SMIC提供的IO spi 网表里有几个 GLOBAL 信号，是这样描述的 .GLOBALVDD: PVDD33: PVSS:GFP: PVSSD:G
假如我做LVS的时候，把runset里的 VIRTUAL CONNECT COLON 设置成 NO的话，那么只会报TOP里的错误，如果设置成YES的话就会报IO PAD里的错误和TOP里的错误，看runset上写的是 如果做full chip level的话这个选项要设置成NO，但是我个人感觉像VSS VDD VDD33 VSSD FP这些信号就是应该全部连接起来的啊，这应该怎么解释呢?

virtual connect 和global 是2个概念，不要混在一起
top check一般建议是关闭virtual connect ，除非实在需要
感觉你的lvs 结果还是有点乱，找身边的人看下吧

我又试了下，我把runset里的LVS INJECT LOGIC 这个选项设置为NO就可以了，就没有再报pad内部的错误了，这个选项对于LVS究竟有什么影响呢?看了下guide感觉不是太清楚

缺省也可以打开的，yes对提高速度有帮助
具体语句不懂 参看calibre svrf文档