微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 布局布线后仿真的问题

布局布线后仿真的问题

时间:10-02 整理:3721RD 点击:
RTL级仿真通过,综合后仿真通过,但是布局布线后的仿真就是通过不了,形式验证也都做了,没有问题。时序分析也做了,频率满足。
但是布局布线后的仿真,reset从有效变为无效后就会出现不定态,想请问大家,这个问题一般都是什么原因引起的?鄙人没有经验啊
谢谢

所有信号都出现不定态?

先确定下哪个模块的原因吧。

不是所有信号,是部分信号~布局布线后逻辑都打平了信号也不是很好找,费时间的很

你是不是都是异步复位呀,这个要在环境里调reset时间,比较麻烦的,下次要用同步呀

也要分析你说的出现不定态是一种什么现象,如果只是短暂临时性的,在时序仿真中是有这个可能的;如果是大范围的而且还会对数据结果有影响,导致了不定态扩散,那就要考虑时序上的约束了。

学习了

学习了

你好,想请教一下布局布线后仿需要添加的文件,谢谢!
我用的是encounter布线,想要在modelsim中后仿,需要添加哪些文件呢?
我添加了sdf,post_PR.v ,post_PR.sdf,还有个simc18_neg.v,貌似还少东西,请教一下

不晓得 ,

reset的high fanout 处理了么,在后端,
后端怎么会出flat网表呢,晕倒, 应出层次化网表啊,
如果时序满足,仿真通不过,要具体FE/BE 联合起来查下,

具体错误是什么啊?

正常现象
慢慢找原因

学习了,谢谢

IR drop过大,导致电压降的太低,逻辑电平出现metastable

你这个问题解决了吗?我也遇到了同样的问题,找原因找了很久了,就是找不出来。

上一篇:ICC中FRAM提取问题
下一篇:笔试题目

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top