工艺库中的cdl缺少FILL的spice网表，怎么解决LVS问题呢？

fill分两种：带c和不带c
不带c的通常没有管子，自然可以在lvs的时候忽略
带c的要write_verilog 出来，
你就加filler，然后做lvs好了，手连接nwell，你真有空

如果是真的带管子的filler，lvs不能忽略的，是不是可以根据GDS手动写一个cdl网表出来，单个filler先过lvs。然后再把这个cdl加到基本单元库的网表中去。至于你最后export verilog得查一下filler是否也有export出来。

库里面确实有带C和不带C的FILL。现在的问题是我写出的verilog里面有不带C的FILL，但是库的CDL里面没有这种FILL的定义，导致lvs时出现错误。怎么样能让写出的verilog里面有带C的FILL但是不写出不带C的FILL。谢谢。

这倒是一个办法，谢谢！

你确定是这个原因导致的lvs过不了?不带管子的filler完全不影响lvs啊

在ICC里面写出netlist的时候把不带C的FILL cell不写出来，你自己man一下write_verilog的命令，里面有带“force”之类的选项

谢谢，我看下。

是这个原因，我实验了一下。现在的问题就是v2lvs后的网表里面有cdl库里没有定义的单元。导致LVS出错。
我把网表里面的这些单元删了后，LVS就过了。但是GDS里面并没有把这些不带C的FILL删除。
由此可以证明，gds里面的不带C的FILL确实是不影响lvs的。