design rule
时间：10-02
整理：3721RD
点击：
一个比较基础的问题，就是design rule到底有什么用，是否需要严格遵守呢?
但是这个基础的问题一直没有太注意过，一值只是把它当作规则处理
我能想到几点，如果不对，不足请大神们补充：
1.cell的delay是由input transition 和output capapcitance决定，lib的timing查找表中有这两个参数的list，工具也是根据他们计算delay的，如果实际的值超出这个list工具有一个推算机制，但是结果偏差可能会增大，所以design rule可以保证工具计算timing的准确性
2.input transition 和output capacitance太大，对功耗影响会很大，design rule可以减小芯片的整体功耗
3.port，macro，ip等电路有要求
对于第一点有个疑问，假如真的超出范围，结果偏差会很大吗，如果timing 满足要求这个violation是否可以忽略?
但是这个基础的问题一直没有太注意过，一值只是把它当作规则处理
我能想到几点，如果不对，不足请大神们补充：
1.cell的delay是由input transition 和output capapcitance决定，lib的timing查找表中有这两个参数的list，工具也是根据他们计算delay的，如果实际的值超出这个list工具有一个推算机制，但是结果偏差可能会增大，所以design rule可以保证工具计算timing的准确性
2.input transition 和output capacitance太大，对功耗影响会很大，design rule可以减小芯片的整体功耗
3.port，macro，ip等电路有要求
对于第一点有个疑问，假如真的超出范围，结果偏差会很大吗，如果timing 满足要求这个violation是否可以忽略?
超出查找表范围的delay 值是没有意义的
您的意思是design rule一定要在查找表范围内吗?
别超出太多就行， 别太离谱就行 ，