微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 在ICC优化的时候怎么控制顶层不加stdcell

在ICC优化的时候怎么控制顶层不加stdcell

时间:10-02 整理:3721RD 点击:
top下面就2个block A和B,分别是两个power domain
ICC在优化的时候,会在A和B同层加cell来优化
如何控制不在A和B同层加,而是在A和B下面加?

怎么个优化,插buffer?

top domain和A,B是不同的domain?搞这么复杂,
那upf写好了,自然就不会出现你说的了啊,

对,top domain和A,B是不同的domain
upf里面不应该设置top domain吗?

upf如果设置好的话, 什么cell加在什么地方 是upf 来控制的啊,不是想加哪里就是哪里的
比如top domain的东西 你要放进A,B 进去干啥呢

现在apr之前的netlist,top 这一层只有A和B两个module,没有其他cell的
但是ICC 优化,会在这层加buffer cell,现在希望只在A,B里面加
upf没找到哪个命令是控制某domain下不加buffer

说明这个buffer 是属于top domain而不是A,B的,你硬要放入A,B hier, 那岂不是power domain发生错误了么?
方便的话 upf 贴出来看看

把不希望插buffer的net设置dont touch

楼上方法可行
下面是upf的一部分,全部太长了
top level下有VL,VH,VH是高压,VL和TOP是低压,区别是VL能被关闭,TOP是always on
create_supply_port VH -direction in
create_supply_port VL -direction in
create_supply_port VSSH -direction in
create_supply_port VSSL -direction in
create_supply_net VH
create_supply_net VL
create_supply_net VSSH
create_supply_net VSSL
create_supply_net VL_TOP_int
connect_supply_net VH -ports VH
connect_supply_net VL -ports VL
connect_supply_net VSSH -ports VSSH
connect_supply_net VSSL -ports VSSL
create_supply_set SS_TOP -function {power VL} -function {ground VSSL}
create_supply_set SS_VH -function {power VH} -function {ground VSSH}
create_supply_set SS_VL -function {power VL} -function {ground VSSL}
create_supply_set SS_VL_TOP -function {power VL_TOP_int} -function {ground VSSL}
create_power_domain PD_TOP -include_scope -supply {primary SS_TOP}
create_power_domain PD_VH -elements u_vh_top -supply {primary SS_VH}
create_power_domain PD_VL_TOP -elements u_vl_top -supply {primary SS_VL_TOP}
set_isolation iso_VL_top_low -domain PD_VL_TOP -isolation_supply_set SS_VL -clamp_value 0 -applies_to outputs
set_isolation_control iso_vl_top_low -domain PD_VL_TOP -isolation_signal u_vh_top/vl_iso_n -isolation_sense low -location self
set_level_shifter vh_lf -domain PD_VH -applies_to both -rule both -location automatic
create_power_switch PD_VL_TOP_switch -domain PD_VL_TOP -output_supply_port {VL_TOP_out VL_TOP_int} -input_supply_port {VL_TOP_in VL} -control_port {VL_off VL_off} -on_state {on_state VL_TOP_in {!VL_off}} -off_state {off_state { VL_off}}

把整个topset_dont_touch 吧, 这样它就往下面的插buffer了
还是不太懂, top现在有cell么,多几个buffer有啥关系呢 ,

dont touch top不行,要dont touch net才行
客户不希望dpd mode的时候power太大,所以要尽量少always on的cell
虽然其实增加的buffer cell不是很多

这个不好说, 如果block A的pin 离top logic太远, 而top又不加buffer的话, 那这个slew violation怎么修呢
,在block A里面加也没用啊
感觉考虑太细节了,看有多少个net了,

上一篇:EDI double via swap
下一篇:LEC是什么?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top