微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > sdc about “the inverted output clock”

sdc about “the inverted output clock”

时间:10-02 整理:3721RD 点击:
看到一段话,“This is correct, because the inverted output clock only allows half a cycle for setup - the hold calculation will get the other 10.0 ns”
为啥是这样子的,好奇怪啊。各种大神来拍砖把。55

额。LZ傻了,看书不仔细,原来是launch clock 是 rising edge, capture clock是用 falling edge,所以check setup只能用一半period的time。

上一篇:custom latch设计问题
下一篇:如何划分top

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top