微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > SDC中关于clk的问题

SDC中关于clk的问题

时间:10-02 整理:3721RD 点击:



请问下这两种clock 有什么区别 ,怎么用?

带virt那个,是virtual clk,为了约束input/output port用。详情可以参考dc/pt manual

clkgrp_virt在creat_clock时没有apply到一个实际的pins上,所以为virtual clock。为clkgrp_PLL时钟是apply到CKOUT pins上的。上一个DC workshop的图帮助理解


谢谢,感谢大神指点

主要是对SDC理解还不深刻,刚学习实例不懂得区分,谢谢指教

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top