微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > chip level的关于IO端口如何约束

chip level的关于IO端口如何约束

时间:10-02 整理:3721RD 点击:

block level的设置input/output delay来约束IO;那么chip level的关于IO处的delay如何约束呢

一样的,只不过芯片外围的spec, 不清楚就设 50% delay好了

OK 谢小编!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top