微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(060)

后端面试--每日一题(060)

时间:10-02 整理:3721RD 点击:
There is a PLL clock with 50ps jitter and 5ps duty cycle variation. In the design, there are both of posedge Flips and negdege flips. How to transfer the jitter and duty cycle variation into timing constraint?
有一个PLL的时钟,jitter是50ps,duty cycle有5ps的漂移。设计中需要同时用到时钟的上升沿和下降沿,如何把那个50ps和5ps写到约束文件里?
难度:4

在uncertainty上面加个55ps。
我有一个疑问:jitter不就是指duty cycle的漂移吗?

jitter 是cycle的漂移,和duty cycle的漂移是两码事
所以你的做法过于苛刻了

我的理解:
Output jitter is defined in three ways: period jitter. duty-cycle jitter, and phase jitter.
so,uncertainty=50ps。
请老大指正。

如果只是50ps jitter,set_clock_uncertainty -setup 0.05 就好了
难点是那个5ps 的duty cycle 漂移,如何加进SDC?
不然的话,难度也不会是4级

set_clock_uncertainty -rise_to 0.05
set_clock_uncertainty -rise_from 0.05
set_clock_incertainty -fall_to 0.055
set_clock_uncertainty -fall_from 0.055
?

总算等到明白人了!
这是做法之一,但是当有许多generated clock时,要一一定义,比较麻烦
还有一种更巧妙的方法

崇拜中

Should duty cycle be a percentage then?

学习了,看到题目,第一感觉set_clock_uncertainty中应该有option来设置.


做法有2种
1)
对所有关连的时钟,逐一设定如下
set_clock_uncertainty -rise_to 0.05
set_clock_uncertainty -rise_from 0.05
set_clock_uncertainty -fall_to 0.055
set_clock_uncertainty -fall_from 0.055
2)
只对PLL的输出时钟
set_clock_latency -source -fall -early -0.005
set_clock_latency -source -fall -late 0.005

good idea

,

是不是可以用上 -early 及-late 的方式來做啊,沒看到有page2 ,原來小编已解答了

看的不是很明白,第二种方法,
set_clock_latency -source -fall -early -0.005
set_clock_latency -source -fall -late 0.005
为啥没有-rise呢?如set_clock_latency -source -rise-early -0.005
谢谢您!

这个写的是duty cycle的漂移,它只会在fall出现。

哦。这样啊。谢谢您。

duty cycle: In a periodic event, duty cycle is the ratio of the duration of the event to the total period of a signal.(wiki),因为题目中指出模块中用到posedge flips and negedge flips,所以使用了 -early -0.005 和 -late 0.005 我本人觉得此处用fall 和使用rise应该是一样的吧

我还是不理解第二种方法,为什么只考虑了5ps duty cycle variation,没有考虑50ps jitter呢,希望陈大牛能给我这个菜鸟解答一下,谢谢了!在您的博客中我看到了对50ps jitter 的处理,打扰了,

那个50ps就用一般的set_clock_uncertainty
再加上上面的做法,就是完整的设定

小编,set_clock_latency -source -fall -early -0.005,这个负0.005 是指,总是late?



对照了手册看了-rise from、-rise to、-fall from、-fall to的用法,但还是看不懂方法一是什么意思,能不能给简单介绍一下,最好是有个图,谢谢了!

你看懂了?但是我看手册中有讲到:
You can use only one of the -to, -rise_to, or -fall_to options.
那怎么还能像上面那样写呢 实在不懂。

但是我看手册中有讲到:
You can use only one of the -to, -rise_to, or -fall_to options.
那怎么还能像上面那样写呢 实在不懂。

为什么duty cycle的漂移,只会在fall出现?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top