微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > rc综合后,Timing的简单问题

rc综合后,Timing的简单问题

时间:10-02 整理:3721RD 点击:
使用RC综合后,有个warning:possible timing problems have been detected in this design.我检查了时序报告,报告出来的最差路径slack是个正值,并且很大,说明时序上没问题啊,怎么会有这个问题?求大大们帮忙解决
(我在.tcl脚本中,设置了两个时钟clk1和clk2之间为false_path,不会是这个引起的吧?)

顶起!求大大们帮忙

先不用管吧,接着往后面做啊

有沒有 Warning 的編號, man 一下就知道

如果是出现在log里有可能是正常的,工具是先检查timing问题,一旦发现timing问题就回去修正,如果修正过来了,你的报告中当然看不到violation,如果没修正过来你的报告中才会看到timing violation

没事,possible的事情不用烦

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top