微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > Formality constraints

Formality constraints

时间:10-02 整理:3721RD 点击:

Formality 加constraint时,要怎么样把constraint加到 cell 的reference上面,把这种instance的cell 都加上constraint 呢?比如 1. 需要把某一类cell的 SE pin都加constraint, constant 到 0;set_constant 好像是只能加到具体的cell/path上面;
2. 需要把以 RAM* 为reference 的所有 cell 的其中某一个pin 都不去check,set_dont_verify_points,好像也是只能加到具体的cell 上面;
谢谢。

真心求教。请高人指点迷津。

set_constraint 可以加到pin上的,

多谢小编提醒!
可能我没有说清楚,下面更新一种方法来说明下,通过 find_design 和 find_cells 两条命令结合起来完成:
比如 假设 A_lib 是 library cell ,有SE pin, 例化了许多的instance,想把所有这些 instance的 SE pin 都加constraint 为 0, 可以
1.find_design r:/*/A_lib, 返回 design name;
2.find_cells -of_object <design name>
3.再用foreach 循环,对返回 cell 的 SE pin 加constraint.
欢迎有更多更好解决方法的小伙伴更新!
谢谢。

写tcl循环啊, foreach_in_collection[get_pins xxx/xx ] 这种把,
先在dc里面把所有pin抓到,写出来, 不清楚fm 能否很好的支持synopsis tcl用法,

如果想对例化了某一类 reference 的所有inscance 都加上constrtaint, 通过 find_design 得到所有的 reference 比如 : ref:/WORK/<design>/<reference>,只需要对这个list 加constraint,就相当于对所有例化出来的 instance 加constraint了呢。

目前刚好有这种需求,试试看。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top