master clock 和 generated clock 之间如何设置一个delay偏移

如果想让 master clock 和 generated clock 之间有一个偏移；有什么办法吗?

手头没有design不能做实验，不知道用 set_inter_clock_delay_options + balance_inter_clock_delay 这俩命令可以吗?
我看eetop上有人说：

希望高手解答下！

先做generated clock， 把generated clock 的source pin 设成float pin， 这个float的值是generate clock时钟的实际长度加减你的偏移值，然后再做master clock

恩，你说的这个是个方法，应该可以这么操作；
set_inter_clock_delay_options + balance_inter_clock_delay 这俩命令可以实现 非同步的clock之间的偏移

不知道是否可以实现master和generated clock的偏移吗?

小编都告诉你了不行呀，那只能匹配非同源时钟

那不是小编说的，那是另一个人回复小编的...
我手头主要没有这样的design，有的话 我就跑一下看看了

确实是不行的，我以前做过实验