微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_case_analysis设置到某个cell的输出pin上 为什么path改变了

set_case_analysis设置到某个cell的输出pin上 为什么path改变了

时间:10-02 整理:3721RD 点击:
PT工具这是其中一条path的timing报告的一小段....
I_ORCA_TOP/I_BLENDER/U82/ZN (aoi21d1)0.279 &10.436 r
I_ORCA_TOP/I_BLENDER/U2511/ZN (oai21d1)0.278 &10.714 f
I_ORCA_TOP/I_BLENDER/U110/CO (ad01d0)0.308 &11.023 f
I_ORCA_TOP/I_BLENDER/U5100/CO (ad01d0)0.294 &11.317 f
I_ORCA_TOP/I_BLENDER/U2211/Z (xr03d1)0.279 &11.596 f
I_ORCA_TOP/I_BLENDER/U526/Z (aor222d1)0.382 &11.978 f
I_ORCA_TOP/I_BLENDER/s4_op2_reg[31]/D (sdnrb1)0.026 &12.004 f
data arrival time12.004
我用命令 set_case_analysis 1 I_ORCA_TOP/I_BLENDER/U526/Z 设置之后,经过这个U526的path就没了,变成了如下:
.....
I_ORCA_TOP/I_BLENDER/U82/ZN (aoi21d1)0.279 &10.436 r
I_ORCA_TOP/I_BLENDER/U2511/ZN (oai21d1)0.278 &10.714 f
I_ORCA_TOP/I_BLENDER/U110/CO (ad01d0)0.308 &11.023 f
I_ORCA_TOP/I_BLENDER/U5100/S (ad01d0)0.408 &11.431 f
I_ORCA_TOP/I_BLENDER/U527/Z (aor222d1)0.390 &11.821 f
I_ORCA_TOP/I_BLENDER/s4_op2_reg[30]/D (sdnrb1)0.026 &11.848 f
data arrival time11.848
除红色部分外,其余都没有变;
(1) 为什么设置 case analysis之后,path就会改变了呢?
(2) 看网上有提到如果将case analysis设置到cell的输出pin,那么这个cell的所有fanin端都会被强制为0/1,这个理解对吗?

是不是工作和测试的路径不同造成的啊

这是有两条路径吧,将I_ORCA_TOP/I_BLENDER/U526/Z设置为1后就改变了路径

如果设置 case analysis 到cell的输出pin,那么这个 cell 的所有fanin端都会被强制为0/1;

case
会顺着路径传播的,

不会所有的fanin端都为0/1,只会针对你设置的pin赋值,例如set_case_analysis 1 I_ORCA_TOP/I_BLENDER/U526/Z则,I_ORCA_TOP/I_BLENDER/U526/Z为1,该值会顺着往下传播,会影响到后面fannout cell的值

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top