微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 急救!congestion问题

急救!congestion问题

时间:10-02 整理:3721RD 点击:
使用encounter,我给SRAM之间留了走线的空间但是place结果出来之后六层金属基本都在SRAM上走线,在预留的空间走线的很少,而且在SRAM上方出现较严重的局部congestion问题,我看了那部分的各层走线唯独六层金属很少

垂直方向的congestion比较严重,而且只在那个部分严重

power打多了吧,一般 ,拉开sram之间的距离

memory上方通常走M4以上的金属,1~4 基本上就不走的

意思是说power可以打得 少一点呗?但是现在power met6的set to set 已经40了 挺大了 ,这部分SRAM上方met6 routing wire少的可怜 很稀疏 然后还有congestion,既然有这么多的布线资源为什么不自动走met6 呢

[img][/img]

最好route完看看有多少drc,单说congestion不够形象,各人的观点不一样

我现在就是初学阶段,从头跑一下流程,看看那有问题,发现place 阶段的congestion位置和pre-CTS阶段的都不一样,后者的congestion还有所减少

M6是v还是h的?另外你设置让M6用来布线了吗?

直接上congestion map, 这样就比较清晰了。

MET6是V 1357 H2468 V678做 stripe



route layer设置 met1-6

congestionmap是说我在GUI界面里看到的红色菱形congestion框的分布图吗? 也能单看水平和垂直的那个吧? 小编那么这种congestion怎么解决呢 就是在SRAM上走了很多MET6 然后 靠近这片SRAM的地方 MET6就很少了 然后这部分的congestion就很严重

ICC中有 routing_guide 可以引导工具如何走线,像你说的想让工具在预留的空间走哪几层metal,route guide也是可以做到的;
edi没怎么用过,应该也有类似的功能,你可以看看!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top