微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于LVS option中Power nets选项的疑问

关于LVS option中Power nets选项的疑问

时间:10-02 整理:3721RD 点击:

一个DCDC版图,电源是AVDD33,做LVS的时候需要在LVS option中Power nets选项框填上AVDD33才能做通,不然会有100多个错误;哪位大神知道LVS option中Power nets选项实际上是做了什么动作?


认logic, 包括dummy mos

谢谢回复,您的意思是这个选项只是用来帮助Calibre识别逻辑用,而不是说global内部的AVDD33;我这样做通就说明版图没有问题了对吗?

是的,没有因此建立virtual connection

明白了,thanks

电源的识别会影响到logic device filter, 会影响lvs结果的
看lvs filter unused device等语句,有的和电源有关

上一篇:linux 解压.rar
下一篇:Followpin是什么...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top