微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > set_max_transiton set_clock_tree_option -max_transiton

set_max_transiton set_clock_tree_option -max_transiton

时间:10-02 整理:3721RD 点击:
set_max_transiton 0.7的约束是不是比set_clock_tree_option -max_transiton 0.6的级别要高
我已经设置了set cts_force_user_constraint true
但是report_constraint的时候,发现还是以0.7为约束的条件
另外已经设置的set_clock_tree_option -target_skew 0.3但是做完cts后,有的clock tree的skew还是很多
只能optimize_clock_tree

求助 求助

max transition limit并不能解决skew问题, 只是一些drc 问题而已
set_max_transition 不能约束clk上的,clk上只能通过Set_clock-tree_options -max_tran 来
skew大没关系啊 , timingok就行

谢小编回复。我说的就是drc的问题 Specifies a maximum transition time for the specified clock groups, ports ordesigns 这是guide 关于set_max_transiton的定义,按字母解释应该是可以约束clock的

set_clock_tree_option
-max_transition transition_time
Specifies the maximum transition time design rule constraint in main library
unit for the buffers and inverters used while compiling the specified clock
trees.
I think it is easy to understand if you know what is CTS.

1、set_max_transiton是约在data_path上,set_clock_tree_option -max_transiton约在clock_path上;
2、report_constraint报的就是data_path上的drc,report_clock_tree -all_drc_vio报的才是clock_path上的drc;
3、set_clock_tree_option -target_skew 一般先设一个大的值,将latency做短,再设一个小的值,用optimize_clock_tree优化将skew做小。

谢谢你的回复 明白了 谢谢楼上各位

明白了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top