微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > icc insert std filler

icc insert std filler

时间:10-02 整理:3721RD 点击:

先插入了fillerc 然后再插入了filler
filler list都是从data book上选取的。
最小是FILL1
但是导入到virtuoso看 发现还是有很多SN和SP之间有间隙没有插入filler

insert_stdcell_filler -cell_without_metal "FILL128_A9TS FILL64_A9TS FILL32_A9TS FILL16_A9TS FILL8_A9TS FILL4_A9TS FILL2_A9TS FILL1_A9TS "\
-respect_keepout \
-connect_to_power {VDD}-connect_to_ground {VSS}


问题解决了 是pnet option的问题 设置是之前的 命令冲突了
还是谢谢大家!

插入stdcell_filler有什么特殊的作用呢?

最后要过DRC哇 SN SP这些 不加filler不是都连不起来么

请问一下什么是SN SP 呢?那一般是在什么时候添加stdcell_filler呢?因为我没加,但是DRC到是没问题,不过lvs的VSS出现开路了。

SN SP是implant啊 一般在优化完最后吧,不太懂 同小白 lvs的问题发上来大家看看呢

恩恩,听说是在要导出gds的时候要加上。
lvs开路现在没了,还没加上std_filler
http://bbs.eetop.cn/viewthread.php?tid=441884&page=1&extra=#pid8116698

请问小编,你这里的pnet的option是怎么冲突的?我现在也碰到这个问题,我原先用的-partial,但是茶filler之后出现了你这个问题,然后我remove掉pent_option,再插filler还是有问题,现在正在尝试改成complete,再重跑ICC,再插filler

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top