微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于formality中的unverified

关于formality中的unverified

时间:10-02 整理:3721RD 点击:


请问我插完scan chain后,做formality时为什么几乎所有的reg都unverified?应该怎么解决?求教!

bang ni ding xia

unverified什么意思?

要设 set_constant 吧, test_mode 那里

case dft_mode 0

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top