微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何flat hier形式的cdl

如何flat hier形式的cdl

时间:10-02 整理:3721RD 点击:
有一cdl,是hier形式的,请问怎么flatten呢?

icfb cdl out有选项么,
flatten cdl还没干过, 这个我也想知道

做成版图,打散版图,反抽 sp 文件,这个sp文件就是打散的cdl. 感觉很折腾人,不过目的可以达到。

calibre 的 layout.sp 很难看, 最好能从 source 本身flatten

恩,这个想法不错。一开始是想用icfb cdlIn,然后cdl out的。

还想过写个tcl的,后来越写越麻烦,最终放弃。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top