关于后端设计中的分频问题
时间：10-02
整理：3721RD
点击：
我用的SMIC的.13的工艺，假设我design的设计的输入时钟为100M，现在需要输出50M和25M的时钟给外部的AD用，在设计RTL代码设计的时候怎么产生这样的两路时钟呢。要是直接用计数器分频的话，时钟的质量应该很差吧，有没有什么好办法啊?大神指导啊~
不就是基本的分频电路么， 基本的rtl技能啊，电路方面dc会帮你综合好的，别担心
2分频就直接分了，4分频不要用穿行计数器。
如果完全不考虑占空比，可以用clock gating的方法