微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > (已解决!)ecoRoute能不能只允许修改局部,不要全局个改动?

(已解决!)ecoRoute能不能只允许修改局部,不要全局个改动?

时间:10-02 整理:3721RD 点击:

如题:目前的情况是这样:
整个片子都流片了,但测试发现有一根信号线有问题,需要将其断开后直接就近接到VDD即可(FIB已做过),所以我想使用 ecoRoute流程将其在EDI中修改过来,但发现此方法会改动其他不相关的线,这样一来,提取的SDF文件肯定不能如实反映实际片子情况了,这个如何处理?
PS: 用的是EDI工具

你做过改动后SDF不重新提取的么?
edi中可以手工画线的

手改啊,就一根线,还什么eco flow啊,

为何我load new verilog(将此线设置成1'b1) ,load old.def后,发现此线属性还没有改过来,还是旧的连接关系。强制手动接1后会报错。
后来我试着用了一次局部的nanoroute ,运行完毕后属性就更正过来了。就可以收动修改了。有点奇怪,不过总算解决问题了。
谢谢楼上两位!

selectNet <net_name>
setNanoRouteMode -routeSelectedNetOnly true
globalDetailRoute

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top